Prelegent:
Data:
Zagnieżdżone pętle pojawiają się bardzo często w problemach numerycznych. Celem niniejszej prezentacji jest pokazanie różnych strategii zrównoleglania takich pętli na nowoczesnych architekturach -- jak Intel Xeon oraz Intel Xeon Phi. Wykorzystujemy zarówno równoległość i wektorowość, żeby przyśpieszyć zagnieżdzone pętle. Możliwe jest skrócenie czasu wykonania przy użyciu odpowiednich strategii i odpowiedniego szeregowania zadań.
Badamy to wszystko na przykładzie faktoryzacji WZ. W faktoryzacji WZ zewnętrzna pętla równoległa zmienia liczbę iteracji w każdym kroku, a to zmienia ilość potencjalnej równoległości, co czyni ten problem bardziej interesującym.
![Beata Bylina, Jarosław Bylina - Zagnieżdżone pętle na współczesnych architekturach procesorów Beata Bylina, Jarosław Bylina - Zagnieżdżone pętle na współczesnych architekturach procesorów](https://iitis.pl/sites/default/files/nested-loops-1.jpg)
![Beata Bylina, Jarosław Bylina - Zagnieżdżone pętle na współczesnych architekturach procesorów Beata Bylina, Jarosław Bylina - Zagnieżdżone pętle na współczesnych architekturach procesorów](https://iitis.pl/sites/default/files/nested-loops-2.jpg)
![Beata Bylina, Jarosław Bylina - Zagnieżdżone pętle na współczesnych architekturach procesorów Beata Bylina, Jarosław Bylina - Zagnieżdżone pętle na współczesnych architekturach procesorów](https://iitis.pl/sites/default/files/nested-loops-3.jpg)
![Beata Bylina, Jarosław Bylina - Zagnieżdżone pętle na współczesnych architekturach procesorów Beata Bylina, Jarosław Bylina - Zagnieżdżone pętle na współczesnych architekturach procesorów](https://iitis.pl/sites/default/files/nested-loops-4.jpg)